

H-3

テクトロニクス/ケースレー イノベーション・フォーラム2013

プロービングの悩みを解決する ソケット技術とDDRメモリ・インターポーザ

2013. 7. 2

ATEサービス株式会社



はじめに

- DDRメモリインターフェースを評価する上で、パッケージやボードの実装形態に即した適切なプロービングは、測定システムにおける重要課題の一つである。
- 解決策として、**ゼロフットプリントのテストソケットGrypper**, 及び **NEXUS社のコンポーネント・インターポータ**を提案する。
- LPDDR3やDDR4に向けたソリューションもまじえ、これらの技術ベースを紹介する。

実機測定におけるプロービングの課題

コネクタやテストポイントを設けるスペースがない。


ボード裏面へのアクセスが難しい。

メモリICを交換したい。

プローブが周辺部品と接触してしまう。


信号の高速化。
できるだけ直近で測り、
測定による劣化を最小限にしたい。

ソケットを考慮した
専用ボード設計は避けたい。




内容

- ➡ 1. ゼロフットプリントのテストソケット Grypper
... HSI0 Technologies
2. DDRメモリ コンポーネントインターポータ
... Nexus Technology
3. 他的高速デジタル計測支援ソリューション
... Tektronix
... HUBER+SUHNER




Grypper ~ ゼロフットプリントソケット

- 対象パッケージとほぼ同じ外形サイズ(業界唯一)
- フットプリントに直接実装 → 実機ボードに装着可能
- ボード側のガイドホール, キープアウトが不要 → 省スペース
- ソケット自体のリッド, 固定具が不要 → 軽量
- デバイス装着後は荷重不要




Grypper デバイス


デバイスを装着した状態



Grypperの構造とコンタクト方法



- ハンダボールのグリップによる固定と電氣的接続。
- ロープロファイル






Grypperにおけるデバイスの着脱


装着



指, 専用プレス治具で均等に
押さえながらスナップさせる。



取り外し




専用治具で,引き上げる。


- ☆ 挿抜寿命は,100回程度。
- ☆ 振動条件下での長時間装着は
避けること。

→ あくまで評価/テスト用。

製品実装用途には向かない。




Grypperのパフォーマンス




Pattern 2A



P2A Configuration	0.8 mm Pitch, 0.45 mm Ball*
GSG Loop inductance	0.655 nH
Self inductance	0.51 nH
Mutual inductance**	0.046 nH
Capacitance (GSG - Signal pin to Return)	0.250 pF
Mutual capacitance**	0.030 pF
S21 Insertion loss / GSG	-1 dB @ 23 GHz
S11 Return Loss / GSG	-10 dB @ 36 GHz -20 dB @ 8.5 GHz
S41 Crosstalk (Open Circuit Adjacent GSG)	-20 dB @ 6.5 GHz
S41 Crosstalk GSSG Thru***	-20 dB @ 5.8 GHz -30 dB @ 21.7 GHz
Impedance	51.2 Ω
Time delay	13.1 ps
Current Carrying Capacity	4 A
CRES	< 25 m Ω




Grypperの伝送特性: 実測~シミュレーション比較






3Dソルバーモデル





Grypperの伝送特性: リターンパス配置依存性



➤ GNDピン位置を変え、シミュレーションで比較。




P2A
P3A
P4A

Grypperのシグナルインテグリティ


➤ ソケット有無での実測波形を比較。






Grypperのバリエーション

➤ DDRを含め,狭ピッチ/多ピンBGAに対応。



Grypper


- ピッチ: 0.65mm ~ 1.27mm
- DDR, 200ピン以下のBGA
- 挿入時荷重 45g/pin



シングルビーム


G40 Grypper


- ピッチ: 0.40 ~ 0.50mm
- 取付用溶ダボール付き
- 挿入時荷重 15g/pin





G80 Grypper

- ピッチ: 0.80 mm 以上
- 200ピン以上のBGA
- 挿入時荷重 15g/pin







Grypperの使用例



Nexus
DDRコンポーネントインターポーザ




Grypperテクノロジーベース 応用製品





HSIO technologies

➤ 固定具, リッド付き。長挿抜寿命(～50,000回)





BGA65

• ピッチ: 0.65mm 以上



BGA40


• ピッチ: 0.40 ~ 0.50mm



LGA50



• ピッチ: 0.50 mm 以上





次世代テストソケット(開発中)

- 0.35mmピッチ/0.2mmボールサイズへの対応
→ G40コンタクト技術の拡張
- 量産テスト向け高耐久性BGAソケット
→ Grypper+スプリングプローブ構造
- Zo制御, 高周波対応
→ ビア形成技術による同軸ピン構造



内容



1. ゼロフットプリントのテストソケット Grypper
... HSI0 Technologies

 2. DDRメモリ コンポーネントインターポータ
... Nexus Technology

3. 他的高速デジタル計測支援ソリューション
... Tektronix
... HUBER+SUHNER




NEXUSのコンポーネントインターポータ

- DDRメモリ～ボード間に挿入
- Tektronix各種プローブに対応
- オシロスコープ用,ロジックアナライザ用での交換が可能
- 周辺部品との干渉回避
- メモリIC交換が容易
- 豊富なラインアップ
 - DDR4
 - DDR3
 - DDR2
 - LPDDR3
 - LPDDR2
 - GDDR5




コンポーネントインターポータの構造

- 抵抗素子内蔵PCB
- Grypperソケットの適用



インターポータとメモリICの着脱



下側Grypperソケットを
リフロー実装


インターポータ基板を
装着

メモリICを装着

プローブの接続


DDR3 Oscilloscope Interposers

Nomenclature	Interposer Type	Data Width	DDR Speed
NEX-DDR3MP78BSCSK	Oscilloscope	x4/x8	DDR3-1867





インターポーザ配線の基本構成

- 分岐配線引き出し
- アイソレーション抵抗
- 電源デカップリング




シングルエンド伝送特性と 等価回路モデル




Allegro Sigrityによる LPB (LSI+Package+Board) モデリング/シミュレーション


XcitePI
Power/IO Model Extraction




T2B
SPICE → IBIS5.1 Conversion




XtractIM
Package Extraction




LPBコンポジットモデル
→ IO+PDN



PowerSI + BroadbandSPICE
S-parameter Extraction & Modeling




SystemSI
Parallel Bus Analysis



ディエンベッドフィルタ


- TektronixオシロスコープDPO/DSAファミリ
Math Equation Editor用フィルタファイル[※]を提供。
- 測定波形から,コンポーネントインターポーザ配線影響を除去。

[※] プロブ条件
Tektronix P7500 TriMode™
ソルダ・チップ




ディエンベッドの効果(1)

コンポーネントインターポーザ
同じ測定ポイント




□ フィルタなし

□ フィルタあり




DQ width= 625ps, height = 704mV





DQ width= 629ps, height = 722mV

ディエンベッドの効果(2)



- インターポーザあり
- フィルタ適用

- インターポーザなし
- ボード裏面から測定




DDR3-1066 Write Eye (DQ/DQS)


オシロスコープ vs. ロジックアナライザ

- 同一パッケージに対し,2タイプを用意。着脱交換が可能。

オシロスコープ用 → アナログ検証/デバッグ




ロジックアナライザ用 → デジタル検証/デバッグ



Tektronix TLAシリーズ
ロジックアナライザ
プローブに対応




モバイル機器への メモリシステム対応動向




JEDEC Mobile Forum 2013 “The Evolving Mobile Platform”内容を基に作図。

LPDDR3/2 PoPのインターポーザ

➤ PoPの状態





➤ コンポーネントインターポーザを装着





LPDDR2 PoP測定/評価セットアップ例

オシロスコープ用






ロジックアナライザ用



DDR3 ダイレクトタイプのインターポーザ



- Grypperソケットを使わず,ボードに直接実装。
- メモリICも直接実装。
- 直近でのプロービングが可能。
- 低コスト。



DDR4/3 EdgeProbe™

- 基板エッジ部,ビア部分にプロービングポイントを形成。
- 引き出し配線長を最小限に。
- DDR3ダイレクトタイプから更に小型化。


プローブチップを
垂直方向にハンダ付け。




プロービングポイント

DDR4/3 EdgeProbe™


メモリを実装した状態



約10mm



DDR4 x4/x8




DDR4 x32

NEXUSのDDR計測ソリューション




2012~2013
新しいラインアップ



Memory
Compliance
Analyzer

DDR4
LPDDR3

DDR4
LPDDR3



内容

1. ゼロフットプリントのテストソケット Grypper
... HSI0 Technologies
2. DDRメモリ コンポーネントインターポーザ
... Nexus Technology
- ➡ 3. 他的高速デジタル計測支援ソリューション**
... Tektronix
... HUBER+SUHNER


当社がサポートする Tektronixアプリケーションソフトウェア



IConnect®

- TDRベースインターコネクトモデリング
- Sパラメータ測定


for DSA83000 サンプリングオシロスコープ



SDLA Visualizer

- エンベッド/ディエンベッドシミュレーション
- レシーバBIBS-AMIによるチャネル解析/最適化検討

for MSO/DSA/DPO70000デジタル&ミックスドオシロスコープ




更に高速な データ伝送リンクの測定に向けて

- HUBER+SHUNER(スイス)のコネクタ/ケーブル製品
- 高速デジタル計測向けソリューションに特化し,取扱を開始。
- 最適化フットプリント → シグナルインテグリティ&評価ボードの小型化


MMPX

- 67GHz/80Gbps
- 接触安定性




MXP

- 40GHz/40Gbps
- マルチレーン一括, 省スペース



MMBX

- 12.4GHz/20Gbps
- ボード間同軸接続




MXPのパフォーマンス




Typical electrical data	Testing condition	Performance
Operating range / data rate		Up to 40 Gbps
Frequency range		DC up to 40 GHz
Impedance		50 Ω
Return loss	Gate mated condition	≥ 20 dB up to 22.5 GHz
Insertion loss	305 mm (12") assembly	≤ 2 dB up to 22.5 GHz
Cross-talk	At PCB transition	≤ - 40 dB


PCB実装時のリターンロス



アセンブリ単体のリターンロス



PCB実装時のクロストーク



まとめ


DDRメモリ
コンポーネントインターポーザ

NEXUS
TECHNOLOGY

MXP
40GHz/複数ピン一括接続

HUBER+SUHNER

Grypperテストソケット



HSIO technologies

MMPX
67GHz/コネクタ&ケーブル

Thank You!

www.ate.co.jp