

DDR3/LPDDR3 の測定と解析

6 シリーズ MSO Opt. 6-CMDDR3/6-DBDDR3 アプリケーション・データ・シート

メモリ設計のための DDR3/LPDDR3 の測定と解析



6 シリーズ MSO で DDR3/LPDDR3 自動適合性パッケージ (Opt. 6-CMDDR3) と DDR3/LPDDR3 測定／解析機能 (Opt. 6-DBDDR3) を使用すれば、メモリ・インタフェースをより詳細に解析できます。DDR ソフトウェア、オシロスコープ、高性能アナログ／デジタル・プローブを統合したソリューションにより、DDR インタフェースの振幅、タイミング、アイ・ダイアグラムの詳細かつ正確な測定が可能になり、JEDEC (Joint Electronic Device Engineering Council) 仕様への適合性を検証できます。デジタル・プローブは DDR バスの制御信号の解析に役立ちます。6 シリーズ MSO は 12 ビット A/D コンバータを装備しており、高精度、低ノイズの測定データを提供できるため、デバッグの効率、測定の信頼性が飛躍的に向上します。

主な特長


- データおよびクロックのアイ・ダイアグラム・テストなど、DDR3/LPDDR3 の仕様に準拠したすべての項目の測定が可能な適合性テスト・ソリューション
- ロング・メモリの特定のバースト信号において、リード／ライト・サーチを同時に定義し、特定の DDR 測定を実行
- 測定項目ごとに仕様に準拠した電圧のスレッシュホールド・レベルの設定が可能
- 直感的なユーザ・インタフェースとワークフローによる DDR の効率的な電氣的検証
- 適合性試験環境をデバッグ環境に簡単に切り替えられるため、フェイルになったテストがオシロスコープで詳細に解析可能
- 適合性パッケージではセットアップ・ファイルを保存できるため、実行後にオシロスコープの状態を呼び出し可能
- MHT、CSV、または PDF ファイル・フォーマットで自動生成されるテスト・レポートには、測定項目、テスト結果、波形イメージが保存され、必要に応じてテスト・レポートの解析、カスタマイズも可能

さまざまなメモリ規格のインターポーザ、業界トップクラスのプローブに対応しており、シグナル・インテグリティの高度な要件にも対応

DDR3/LPDDR3 の自動テスト (Opt. 6-CMDDR3)

Opt. 6-CMDDR3 ソリューションを使用することで、DDR3 および LPDDR3 の自動コンプライアンス・テストを実行できます。このソリューションと Opt. 6-DBDDR3 を組み合わせれば、特定の測定項目を追加、設定し、測定結果を取り出して、事後解析を行うこともできます。オシロスコープのセットアップ・ファイルを手動で保存し、呼び出す必要もありません。Python によるシーケンス機能を使用することで、100 種類以上の測定をすばやく実行できるため、効率的で確実な検証試験が行えます。

DUT パネルでは、デバイスのタイプとデバイス・プロファイルを選択できます。デバイス・プロファイルでは、DDR デバイスでサポートされているスピード・グレードや Vdd/Vref の値を設定できます。



6-CMDDR3 の DUT パネル

信号経路に使用されているハードウェア・コンポーネントに対応したフィルタ・ファイル (.flt) を指定できます。これらは、オシロスコープの演算サブシステムを使用して取り込まれた信号から組み込まれ、解析に使用されます。

DDR 信号はバースト転送が前提とされているため、有効なリード・バーストとライト・バーストを分離しクオリファイすることが、DDR テストの最初のステップとなります。その後、クオリファイされたバーストに対して測定が行われます。


DUT パネルでは、バースト検出方式を選択できます。

プロービングのメカニズムにより異なりますが、ユーザは信号タイプの設定を選択できるため、測定に使用する適切な信号ソースを容易に設定できます。

プローブ・モードを使用することにより、プローブ設定を変更できます。

Opt. 6-CMDDR3 では、DUT パネルで"シグナル・デバッグ"モードがサポートされています。このモードでは、自動化ソフトウェアによって設定が上書きされないため、オシロスコープを手動で設定する場合に便利です。ユーザはソフトウェアの入力としてチャンネル、リファレンス、または演算を指定できます。

テスト選択パネルでは、DUT パネルで選択した信号の種類に従って、各種の DDR 測定が論理的にグループ分けされて表示されます。そのため、必要最小限の操作だけで自動測定を簡単に実行できます。適合要件に留まらず、データ/クロック信号のアイ・ダイアグラム・テストも実施できるため、メモリ設計をさらに詳細に解析できます。



6-CMDDR3 の画面：DDR3 のクロック・アイ・ダイアグラム

実行が完了したら、ソフトウェアによって詳細なテスト・レポートが生成されます。レポートには、セットアップ情報やテスト・サマリのほか、パス/フェイル・ステータス、リミット、およびテスト固有のイメージが記載された、詳細なテスト結果が示されます。

Tektronix TekExpress DDR Report
Report for DDR3 Measurements

Setup Information		TekExpress DDR	
DUT ID	DUT001	TekExpress Framework Version	1.0.0.61
Date/Time	2019-04-02 00:59:15	TekExpress Framework Version	4.0.999.28_INTERNAL
Suite	Transmitter	TekScope Model	MS064
Acquisition Mode	Live	TekScope Firmware	1.14.3.5997
Vdd	1.5 V	Probe CH1 Model	TDP7708
Vref	0.75 V	Probe CH1 Serial number	Q100025
Alternate Threshold	AC 175	Probe CH2 Model	TDP7708
Data Rate	800 MT/s	Probe CH2 Serial number	Q100008
Over All Test Result	Pass	Probe CH3 Model	TDP7708
Total Execution Time	58 Seconds	Probe CH3 Serial number	P100003
		Probe CH4 Model	TLP008
		Probe CH4 Serial number	RQ10011

DUT COMMENT: General Comment - DDR3


Data Eye Height	Pass
Data Eye Width	Pass

Data Eye Height	Measurement Group	Measurement Details	Measured Value	Units	Test Result	Margin	Low Limit	High Limit	Additional Information
Data Eye Height	Read Burst	Data Eye Height	918.447	mV	Informative	N.A.	N.A.	N.A.	Min = 812.509 mV, Max = 1.328 V, Search Events = 150.
	COMMENTS: N.A.								

[Back to Summary Table](#)

Data Eye Width	Measurement Group	Measurement Details	Measured Value	Units	Test Result	Margin	Low Limit	High Limit	Additional Information
Data Eye Width	Read Burst	Data Eye Width	1.175	ns	Informative	N.A.	N.A.	N.A.	Min = 1.128 ns, Max = 1.298 ns, Search Events = 150.
	COMMENTS: N.A.								

[Back to Summary Table](#)




6-CMDDR3 のレポート・ファイルと DDR3 のアイ・ダイアグラム・テストの結果

フェイルになったテストをデバッグする場合に、オシロスコープに 6-DBDDR3 測定パッケージを組み込めば、メモリ設計の設定やテストを効果的に進められます。

DDR3 のデバッグ (Opt. 6-DBDDR3)

Opt. 6-DBDDR3 は、ロング・メモリに取り込んだデータを、選択した測定項目に基づいて、リードとライト・バーストを自動的に分離し、複数のリードまたはライト・バーストに対して測定を実行できます。複数のリード/ライト・サーチを定義し、検索条件に基づいて DDR3/LPDDR3 測定を連続実行して、結果に対して統計解析を行います。

DDR3 の電気テストおよびタイミング解析を行うには、DDR3 のスピード・グレードのすべての範囲に対応できるように、少なくとも 8GHz の周波数帯域を持つ 6 シリーズ MSO オシロスコープが必要です。ただし、シグナル・インテグリティのテスト/デバッグの場合は、少なくとも 4GHz の周波数帯域があれば、ほとんどのユーザのニーズに対応できます。




画面を 2 回タップするだけで DDR 測定メニューが表示される

リード/ライト・バーストの自動検出


JEDEC の一部の適合性測定では、メモリ・バス上の特定のイベント (リード・バースト、ライト・バーストなど) の分離が必要ですが、適合性ソリューションでは自動的に処理します。

デバッグでは、特定のランクまたはバンクごとにさらに詳細にイベントを分離しなければなりません。あるいは、データ依存性ジッタ、タイミング、ノイズなどのシグナル・インテグリティの問題解析では、特定のデータ・パターンを分離する必要があります。最も単純な方法は、DQS (データ・ストロブ信号) を使用して、リードまたはライト・バーストの開始を特定することです。たとえば、DDR3 の DQS では、常にライトの開始でハイがアサートされ、リードの開始ではローがアサートされます。

6 シリーズ MSO オシロスコープのビジュアル・トリガを使用すると、トリガ条件を詳細に設定できるため、DQS のバーストを柔軟に取込むことができます。ビジュアル・トリガでは、波形表示の上にマスク状の領域を直接作成できます。領域の境界が明確に表示されるため、DQS (データ・ストロブ信号) のトリガ・イベントを効率的に定義できます。



標準ユーザ特有の領域を追加することで、特定のトリガ条件でDDR3の波形にトリガできる



DDR3 信号のアイ・ダイアグラム (Opt. 6-DJA とビジュアル・トリガを使用してソース波形上にトリガ条件を定義)

複雑なテストをより簡単に

メモリ技術に特化した JEDEC 仕様では、数多くの適合性測定が規定されています。たとえば、クロック・ジッタ、セットアップ／ホールド時間、過渡電圧、信号オーバーシュート／アンダーシュート、スルー・レート、その他の電気品質テストです。これらのテストは、汎用ツールでは測定が複雑になります。

JEDEC が規定する測定手法では、基準レベル、パス／フェイル・リミットなどが求められるため、DDR テスト用の測定ユーティリティを搭載した専用アプリケーションがあればきわめて有用です。Opt. 6-CMDDR3 を使用することで、特定のデバイスに特化した DDR 測定を正しくセットアップできます。6-CMDDR3 では、JEDEC 仕様に準拠した幅広い測定項目がサポートされています。Opt. 6-DBDDR3 を活用して設定をカスタマイズすることも可能なため、規格外のデバイスやシステムも測定できます。

Opt. 6-CMDDR3 は、Opt. 6-DJA (拡張ジッタ解析) を使用することでジッタ／アイ・ダイアグラム解析ツールになります。2 つのユーティリティが連携することで、DDR テスト／デバッグのための高性能で柔軟性に優れたツールが構築されます。

DDR サーチ機能

DDR サーチ機能を使用することで、取込波形全体から DDR リード／ライトなどの特定の信号条件をサーチし、条件が一致した部分の波形をマークできます。マークは視覚的な解析に使用するだけでなく、DDR 固有の測定を行うためのクオリファイアとして適用することもできるため、データ・ストリームの該当部分に対してのみ測定が行われるようにできます。DDR サーチのアルゴリズムは、DQ/DQS がリードでは同相、ライトでは異相 (直角) になるなど、位相関係がリード・バーストとライト・バーストで異なるという DDR の特性に基づいています。また、チップ・セレクト (CS) 信号、デジタル信号 (Chip Select-CS、Row Access Strobe-RAS、Column Access Strobe-CAS、および Write Enable-WE) に基づいたバースト識別にも対応しています。


不具合のデバッグ手順

メモリ・デバッグの最初のステップは、サーチの定義です。オシロスコープの Search (検索) ボタンをクリックして、リード／ライト・バーストに対する DDR サーチを定義します。次のステップでは、DDR タブで測定項目を追加し、それらの測定項目を設定します。コンフィグレーションでは、測定の入力としてサーチを指定し、シグナル・ソースを定義します。設定する測定項目が多数に及ぶため、手動で測定項目を一度設定した後に、オシロスコープのセットアップ・ファイルとして保存しておくことをお勧めします。次回デバッグを行う際には、オシロスコープのセットアップ・ファイルを簡単に呼び出せます。オシロスコープ上に設定済みの測定項目がすべて再現され、必要に応じて編集できます。

セットアップが完了したら、<Run> (または<Single>) を選択します。オシロスコープは目的の信号を取込み、条件と一致するデータ・バーストを特定してマークし、選択された項目の測定結果を更新します。

Opt. 6-DBDDR3 パッケージに付属する出荷時セットアップ・ファイルは、業界規格に準拠した測定の設定で構築されているため、デフォルト・セットアップ・ファイルと異なるセットアップでテストする場合は、いったん設定を変更した後、保存して使用しなければならない場合があります。

オシロスコープ画面の Result Table (結果表) ボタンを押せば、測定結果を表形式で表示できます。測定結果表には、すべての測定結果とともに、統計母集団、ソース、その他の関連データが示されます。レポートを生成することもできます。また、測定を行うのに使用した波形データを保存するオプションも用意されています。



クォリアイされたバーストが表示された DDR3 信号の測定結果画面


DDR3 メイン・メモリ・インターポーザ

DDR のテストでは、メモリ・チップ上のテスト・ポイントへのアクセスが大きな問題になります。JEDEC 規格では、メモリ・コンポーネントのボール・グリッド・アレイ (BGA) ボールアウトで測定するように規定されていますが、接続はきわめて困難です。

テクトロニクスは Nexus Technology 社と協同し、1さまざまなサイズのメモリ・デバイスに対応する BGA インターポーザなど、多様なプロービング・オプションを提供しています。インターポーザは、BGA パッドのすぐ近くにチップ抵抗が内蔵されています。DIMM (Dual Inline Memory Module) や SODIMM と同様、DDR3 メイン・メモリも標準の BGA コンポーネント・パッケージで利用できます。

標準の BGA パッケージは、プリント回路基板 (PCB) に直接はんだ付けされます。モジュールは、DIMM とメイン・ボードが接続された一連の標準 PCB フォーマットのパッケージで構成されています。インターポーザは、コンポーネント・パッケージでも、DIMM/SODIMM モジュールでも利用できます。

インターポーザとオシロスコープ・プローブの使用により、信号特性が変化する可能性があります。ディエンベッド・フィルタを適用すると、信号パス内のインターポーザとプローブの影響を取り除いて、プローブ・ポイントにおける正確な信号表示を得ることができます。




セットアップ情報、測定結果、波形イメージが記載された詳細なテスト・レポート

1 インターポーザの詳細なリストについては、<http://www.nexustechology.com> を参照してください。

EdgeProbe インターポーザ

DDR3、LPDDR3、その他の新しいメモリ製品には、Nexus Technology の特許技術である EdgeProbe™ インターポーザを利用できます。インターポーザのエッジ部にプローブ・ポイントを形成することで、小型化を実現しています。プローブをターゲット・デバイスに直接取り付けて、クロック、コマンド・バス、ストロブ、アドレス信号にアクセスできます。

メモリ・コンポーネントのサイズに合わせてインターポーザが設計されているため、メカニカル・クリアランスの問題が解消されます。インターポーザ内部に抵抗が組み込まれており、オシロスコープのプローブ・チップ抵抗と BGA パッドの導電距離が短いため、オシロスコープのプローブであらゆる部分の信号を測定できます。



EdgeProbe インターポーザ


ソケット・タイプ・インターポーザ

ソケット・タイプ・インターポーザは、すべてのコンポーネント信号に対するアクセスを提供すると同時に、隣接する部品より高い位置にインターポーザがあるため、メカニカル・クリアランスの問題が解消されます。このソリューションでは、カスタム・ソケットが採用されており、ソケットに押し込むだけで、ターゲットにインターポーザを適切に嵌合できます。インターポーザは固定されておらず、ターゲットのソケットから引き抜くことができるため、再利用性も十分に考慮されています。

インターポーザにメモリ・コンポーネントを直接はんだ付けすることもできますが、インターポーザにソケットを設置する方法もあります。ソケットを使用すれば、メモリ・コンポーネントを手で着脱できるため、異なるベンダのメモリ・コンポーネントを評価するときも、効率的に作業が進められます。テストが完了したら、インターポーザを取り外し、メモリ・デバイスを直接ターゲットのカスタム・ソケットに取り付けることでインターポーザによる影響を除去できます。

ダイレクト・アタッチ・インターポーザ

ダイレクト・アタッチ・インターポーザはすべての信号のプロービングが可能で、ターゲットに直接実装されます。ターゲットにはインターポーザと同じメカニカル・クリアランスがなければなりません。通常、PoP (Package on Package) コンポーネントでは、ダイレクト・アタッチ・インターポーザが使用されます。



ダイレクト・アタッチ・インターポーザ

テクノロジー	パッケージ/サイズ
DDR3	ソケット-78 ボール/96 ボール エッジ・プローブ-78 ボール/96 ボール ソルダダウン-78 ボール/96 ボール MSO 用の DIMM/SODIMM インターポーザ
LPDDR3	ソケット-216 ボール/211 ボール ソルダダウン-178 ボール/211 ボール

TDP7700 シリーズ TriMode プローブによる DDR3 測定

当社の TDP7700 シリーズ TriMode プローブは、DDR3 測定の問題点を解決できるように設計されています。6 シリーズ MSO で TDP7700 シリーズを使用すると、プローブとチップの信号経路が完全に AC 校正され、リアルタイム・オシロスコープに必要な高度な信号忠実度が提供されます。SiGe 技術と呼ばれる革新的な新しいプローブ設計の採用により、現在、将来において必要な帯域幅性能と信号品質を提供します。

TriMode プロービングは、一度セットアップするだけで、差動、シングルエンド、コモンモードの測定を確実に実施できるため、効率も改善します。この機能により、プローブの接続ポイントをつなぎかえることなく、オシロスコープ上で差動測定、シングルエンド測定、コモンモード測定を切り替えながら作業を進めることができます。

TDP7700 シリーズは、プローブ先端からわずか数ミリの位置に入力バッファを配置し、ソルダダウン・プローブ・チップを採用しています。これにより、DDR3 回路への接続性が格段に向上しました。

TLP058 型 FlexChannel[®] ロジック・プローブ によるデジタル測定

6 シリーズ MSO は、メモリ・バス全体に対して完全なプロトコル解析を実行するのに必要なデジタル・チャンネル機能を装備しています。TLP058 型 FlexChannel[®] ロジック・プローブは、当社 6 シリーズ MSO を被測定デバイス (DUT) 上のバスおよび信号に接続します。TLP058 型ロジック・プローブは 8 つのデジタル・チャンネルを装備しており、オシロスコプの任意の FlexChannel 入力チャンネルに接続できます。




ハイ・インピーダンス入力と TriMode 機能を持つ TDP7708 型プローブを使用することで、少ない本数のプローブで DDR3 測定を可能になる

TDP7700 シリーズ・プローブのその他の特長：

- 8GHz までの優れたステップ応答と低インサージョン・ロス
- 低 DUT 負荷 (DC : 100k Ω , AC : 0.4pF)
- 優れた CMRR
- 低ノイズ



高性能デジタル入力が可能な TLP058 型



TLP058 型プローブを使用した DDR3 デジタル測定の構成

仕様

• タイミング測定

- **tRPRE**：リード・バーストのプリアンプルの幅。差動ストロブのトライステートの終点から最初の駆動エッジまでを測定。
- **tWPRE**：ライト・バーストのプリアンプルの幅。差動ストロブのトライステートの終点から最初の駆動エッジまでを測定。
- **tPST**：リードまたはライト・バーストのプリアンプルの幅。Mid 基準レベルを交差する直前の立下りエッジから非駆動状態の起点までを測定（JEDEC 仕様のトレンドの立上りの測定）。
- **Hold Diff**：シングルエンド波形の指定されたエッジと差動波形の指定されたエッジの間の経過時間。レンジ範囲内で差動波形のエッジに最も近いシングルエンド波形のエッジが使用される。
- **Setup Diff**：シングルエンド波形の指定されたエッジと、差動波形がその電圧基準レベルを交差したポイントの間の経過時間。レンジ範囲内で差動波形のエッジに最も近いシングルエンド波形のエッジが使用される。
- **tCH(avg)**：連続するハイ・パルスの 200 サイクルのスライディング・ウィンドウを対象に計算されたハイ・パルス幅の平均。
- **tCK(avg)**：200 サイクルのスライディング・ウィンドウを対象とするクロック周期の平均。
- **tCL(avg)**：連続するロー・パルスの 200 サイクルのスライディング・ウィンドウを対象として計算されるロー・パルス幅の平均。
- **tCH(abs)**：差動クロック信号のハイ・パルス幅。波形が Mid 基準電圧レベルを上回った状態に留まっている時間に相当。
- **tCL(abs)**：差動クロック信号のロー・パルス幅。波形が Mid 基準電圧レベルを下回った状態に留まっている時間に相当。
- **tJIT(duty)**：200 サイクルのウィンドウの tCH と tCH(avg) または tCL と tCL(avg) の間の最大経過時間。
- **tJIT(per)**：200 サイクルのスライディング・ウィンドウの tCK と tCK(avg) の間の最大経過時間。
- **tJIT(cc)**：2 つの連続するクロック・サイクルのクロック周期の絶対差。
- **tERR(n)**：tCK(avg) に対する複数の連続サイクルの累積誤差。200 サイクルのウィンドウにおけるクロック周期の合計と tCK(avg) の n 倍との時間の差を測定。
- **tERR(m-n)**：tCK(avg) に対する複数の連続サイクルの累積誤差。200 サイクルのウィンドウにおけるクロック周期の合計と tCK(avg) の n 倍との時間の差を測定。
- **tDQSCK**：差動クロックからストロブ出力の交点までの時間。差動ストロブのリード・プリアンプルの前後のクロックの立下りエッジの間の時間を測定。エッジの位置は、Mid 基準電圧レベルによって決定される。
- **tCMD-CMD** は、2 つの論理ステートの間の経過時間を測定します。
- **tCKSRE** は、SRE (Self Refresh Entry) コマンドの後に必要な有効なクロック・サイクルを測定します。入力クロック周波数または電源電圧の変更は、SRE コマンド発行後に、tCKSRE 時間が経過した後のみ許容されます。
- **tCKSRX** は、SRX (Self Refresh Exit) コマンドの前に必要な有効なクロック・サイクルを測定します。入力クロック周波数または電源電圧の変更は、SRX コマンドを実行するまでの経過時間 (tCKSRX) 中に、新しいクロック周波数または電源電圧が安定しているときにのみ許容されます。

• 振幅測定

- **AOS**：指定された基準レベルを上回る信号の全領域。
- **AUS**：指定された基準レベルを下回る信号の全領域。
- **Vix(ac)**：実際のクロスオーバー電圧とその相補信号から、指定された基準電圧までの差で表される、差動入力の交点電圧。シングルエンド信号で測定される。
- **AOS Per tCK**：連続する周期について、指定された基準レベルと交差する信号の全領域。クロックとアドレス/コマンド波形のみに適用。
- **AUS Per tCK**：指定された基準レベルと交差する信号の全領域。連続する周期を対象に計算され、クロックとアドレス/コマンド波形のみに適用。
- **AOS Per UI**：指定された基準レベルと交差する信号の全領域。連続するユニット・インターバルを対象に計算され、データとデータ・ストロブ波形のみに適用。
- **AUS Per UI**：指定された基準レベルと交差する信号の全領域。連続するユニット・インターバルを対象に計算され、データとデータ・ストロブ波形のみに適用。

その他の詳細

詳細	DDR3	LPDDR3
速度 (MT/s)	800、1066、1333、1600、1866、2133	333、800、1066、1200、1333、1466、1600、1866、2133
最大スルー・レート	10V/ns	8V/ns
電圧スイング (代表値)	1V	0.6V
20~80%立上り時間	60ps	45ps
レポート	HTML および PDF フォーマット	
測定ソース	ライブ信号 (アナログ)、リファレンス波形、演算波形	
ディエンベット対応	演算サブシステムを使用したフィルタ・ファイル	

ご注文の際は、以下の型名をご使用ください。

必須ハードウェア

オシロスコープ	デバッグ用には 4GHz 以上の周波数帯域を持つ 6 シリーズ MSO オシロスコープ (6-BW-4000)、DDR3/LPDDR3 の自動適合性試験には 8GHz の周波数帯域を持つ機種 (6-BW-8000) を推奨
オペレーティング・システム	6-WIN (Microsoft Windows 10 オペレーティング・システムがインストールされたリムーバブル SSD) オプション - DDR3/LPDDR3 の自動適合性試験でのみ必須

必須ソフトウェア

アプリケーション	Opt.	ライセンスの種類
6 シリーズ MSO 用 DDR3/LPDDR3 自動コンプライアンス・ソリューション ²	6-CMDDR3	オシロスコープの新規購入時ライセンス
	SUP6-CMDDR3	アップグレード・ライセンス
	SUP6-CMDDR3-FL	フローティング・ライセンス ³
6 シリーズ用 DDR3/LPDDR3 解析/デバッグ・ソリューション ⁴	6-DBDDR3	オシロスコープの新規購入時ライセンス
	SUP6-DBDDR3	アップグレード・ライセンス
	SUP6-DBDDR3-FL	フローティング・ライセンス ³

推奨プローブおよびアクセサリ

推奨プローブ

アクセサリの種類	数量
TDP7708 型 Tri-mode プローブ (P77STFLXB 型アダプタを使用)	DQ/DQS をテストする場合は 2 本必要。 DQ/DQS、クロックをテストする場合は 3 本必要。
TLP058 型	CS、RAS、CAS、WE ラインのプロービングで 1 本必要。
TDP3500 型	CS のプロービング (アナログ信号) に 1 本必要。

推奨テスト・フィクスチャ

アクセサリの種類	ベンダ
DDR3 : x4、x8、16 ソケット、ソルダ・ダウン、ダイレクト・タイプ・インターポーザ	テクトロニクスおよび Nexus Technologies が販売 ⁵
LPDDR3 : BGA および PoP インターポーザ	

2 6 シリーズ MSO 用 DDR3/LPDDR3 自動コンプライアンス・ソリューションでは、DDR 測定とアイ・ダイアグラム測定を実行するための前提条件として、6-DBDDR3 および 6-DJA を使用する必要があります。

3 フローティング・ライセンスは任意の 6 シリーズ MSO 間での移転が可能ですが、同時に使用できる機器は 1 台のみです。

4 DDR の解析に関する情報については、Web サイト (<https://www.tek.com/ddr-test-validation-and-debug>) を参照してください。

5 詳細については、お近くの当社代理店までお問合せください。



当社は SRI Quality System Registrar により ISO 9001 および ISO 14001 に登録されています。



製品は、IEEE 規格 488.1-1987、RS-232-C および当社標準コード&フォーマットに適合しています。



評価対象の製品領域：電子テストおよび測定器の計画、設計／開発および製造。

ASEAN/オーストラリア・ニュージーランドと付近の諸島 (65) 6356 3900
ベルギー 00800 2255 4835*
中央/東ヨーロッパ、バルト海諸国 +41 52 675 3777
フィンランド +41 52 675 3777
香港 400 820 5835
日本 81 (3) 6714 3086
中東、アジア、北アフリカ +41 52 675 3777
中国 400 820 5835
韓国 +822-6917-5084, 822-6917-5080
スペイン 00800 2255 4835*
台湾 886 (2) 2656 6688

オーストラリア 00800 2255 4835*
ブラジル +55 (11) 3759 7627
中央ヨーロッパ/ギリシャ +41 52 675 3777
フランス 00800 2255 4835*
インド 000 800 650 1835
ルクセンブルク +41 52 675 3777
オランダ 00800 2255 4835*
ポーランド +41 52 675 3777
ロシア/CIS +7 (495) 6647564
スウェーデン 00800 2255 4835*
イギリス/アイルランド 00800 2255 4835*

バルカン諸国、イスラエル、南アフリカ、その他 ISE 諸国 +41 52 675 3777
カナダ 1 800 833 9200
デンマーク +45 80 88 1401
ドイツ 00800 2255 4835*
イタリア 00800 2255 4835*
メキシコ、中央/南アメリカ、カリブ海諸国 52 (55) 56 04 50 90
ノルウェー 800 16098
ポルトガル 800 08 12370
南アフリカ +41 52 675 3777
スイス 00800 2255 4835*
米国 1 800 833 9200

*ヨーロッパにおけるフリーダイヤルです。ご利用になれない場合はこちらにおかけください：+41 52 675 3777

詳細については、当社ウェブ・サイト (jp.tek.com または www.tek.com) をご参照ください。

Copyright © Tektronix, Inc. All rights reserved. Tektronix 製品は、登録済みおよび出願中の米国その他の国の特許等により保護されています。本書の内容は、既に発行されている他の資料の内容に代わるものです。また、本製品の仕様および価格は、予告なく変更させていただく場合がございますので、予めご了承ください。TEKTRONIX および TEK は登録商標です。他のすべての商品名は、各社の商標または登録商標です。



14 Oct 2019 55Z-61470-2

jp.tektronix.com

Tektronix[®]

テクトロニクス／ケースレイインストルメンツ

お客様コールセンター：技術的な質問、製品の購入、価格・納期、営業への連絡

TEL: 0120-441-046 ヨリ良い オシロ 営業時間／9:00～12:00・13:00～18:00
(土日祝日および当社休日を除く)

サービス・コールセンター：修理・校正の依頼

TEL: 0120-741-046 なんと良い オシロ 営業時間／9:00～12:00・13:00～17:30
(土日祝日および当社休日を除く)

〒108-6106 東京都港区港南2-15-2 品川インターシティB棟6階