


泰克全新DDR2/DDR3测试解决方案

- 从模拟验证到数字验证，为所有DDR提供完整的测试解决方案




余岚

技术支持工程师

泰克科技（中国）有限公司


存储器技术 – 概况

- DRAM – 主流技术应用
 - 计算机系统存储器
 - 服务器, 台式电脑, 笔记本电脑
 - 动态, 易失性存储器, 插入式DIMMs
 - 需要与各种存储控制器交互工作
 - 嵌入式系统
 - 手机, 打印机, 汽车
 - 直接焊接到电路板
 - 固定的存储器配置 (No SPD)
 - 更快速的处理器和更快速的数据速率推动着DRAM发展
 - DDR3现在已经达到 1333 (1.333Gb/s)的数据速率
 - DDR3 1600很快将出现
- DRAM 其他应用
 - LPDDR – 低能耗DDR
 - 节能, 支持便携式计算机
 - GDDR – 显存
 - 为处理速度优化



存储器设计正超过千兆位数据速率

- 并行总线达到串行总线的速度 – 存储器时钟速度达到 **>1GHz**
 - 时序余量更紧张
 - 串扰, 阻抗匹配和抖动问题



DDR存储器行业状况

- JEDEC负责标准开发管理，JEDEC拥有300多名会员公司
- DDR追求经济型的设计和高性能设计
- DDR规范
 - 四种主要系统总线：数据，地址，时钟. 控制/命令
 - 需要多种测量，包括建立时间/保持时间，抖动，AC/DC电平，slew rate，过冲/下冲，眼图，等等



8 AC and DC Input Measurement Levels

8.1 AC and DC Logic Input Levels for Single-Ended Signals

8.1.1 AC and DC Input Levels for Single-Ended Command and Address Signals

Table 24 — Single-Ended AC and DC Input Levels for Command and Address

Symbol	Parameter	DDR3-800/1066/1333/1600		Unit	Notes
		Min	Max		
V _{IH.CA(DC)}	DC input logic high	V _{ref} + 0.100	VDD	V	1
V _{IL.CA(DC)}	DC input logic low	VSS	V _{ref} - 0.100	V	1
V _{IH.CA(AC)}	AC input logic high	V _{ref} + 0.175	Note 2	V	1, 2
V _{IL.CA(AC)}	AC input logic low	Note 2	V _{ref} - 0.175	V	1, 2
V _{IH.CA(AC150)}	AC input logic high	V _{ref} + 0.150	Note 2	V	1, 2
V _{IL.CA(AC150)}	AC input logic low	Note 2	V _{ref} - 0.150	V	1, 2
V _{RefCA(DC)}	Reference Voltage for ADD, CMD inputs	0.49 * VDD	0.51 * VDD	V	3, 4

NOTE 1. For input only pins except RESET#. V_{ref} = V_{refCA(DC)}.
 NOTE 2. See 9.6 “Overshoot and Undershoot Specifications” on page 125.
 NOTE 3. The ac peak noise on V_{Ref} may not allow V_{Ref} to deviate from V_{RefDQ(DC)} by more than +/-1% VDD (for reference: approx. +/- 15 mV).
 NOTE 4. For reference: approx. VDD/2 +/- 15 mV.

8.1.2 AC and DC Input Levels for Single-Ended Data Signals

Table 25 — Single-Ended AC and DC Input Levels for DQ and DM


Symbol	Parameter	DDR3-800, DDR3-1066		DDR3-1333, DDR3-1600		Unit	Notes
		Min	Max				
V _{IH.DQ(DC)}	DC input logic high	V _{ref} + 0.100	VDD	V _{ref} + 0.100	VDD	V	1
V _{IL.DQ(DC)}	DC input logic low	VSS	V _{ref} - 0.100	VSS	V _{ref} - 0.100	V	1
V _{IH.DQ(AC)}	AC input logic high	V _{ref} + 0.175	Note 2	V _{ref} + 0.150	Note 2	V	1, 2, 5
V _{IL.DQ(AC)}	AC input logic low	Note 2	V _{ref} - 0.175	Note 2	V _{ref} - 0.150	V	1, 2, 5
V _{RefDQ(DC)}	Reference Voltage for DQ, DM inputs	0.49 * VDD	0.51 * VDD	0.49 * VDD	0.51 * VDD	V	3, 4

NOTE 1. For input only pins except RESET#. V_{ref} = V_{refDQ(DC)}.
 NOTE 2. See 9.6 “Overshoot and Undershoot Specifications” on page 125.
 NOTE 3. The ac peak noise on V_{Ref} may not allow V_{Ref} to deviate from V_{RefDQ(DC)} by more than +/-1% VDD (for reference: approx. +/- 15 mV).
 NOTE 4. For reference: approx. VDD/2 +/- 15 mV.
 NOTE 5. Single-ended swing requirement for DQS, DQS# is 350 mV (peak to peak). Differential swing requirement for DQS - DQS# is 700 mV (peak to peak).

设计和验证面临的挑战


- **Stub**的拓扑设计，紧张的定时容限，要求检验：
 - 电气电源和信号电源质量，噪声，毛刺和地弹/地跳
 - 时钟信号质量，上升时间和下降时间/slew rate
 - 命令，地址和数据有效窗口 (Setup/hold time)
 - DQS/DQ/Clock skew

Sample	B_DDR3D_2B Address	B_DDR3D_2B Mnemonics	B_DDR3D_2B DataHi	B_DDR3D_2B DataLo
12	-----	DESL - IGNORE COMMAND	-----	-----
13	11DA1	ACT - BANK ACTIVATE (S0#) Bank: 1	-----	-----
14	-----	DESL - IGNORE COMMAND	-----	-----
15	-----	DESL - IGNORE COMMAND	-----	-----
16	-----	DESL - IGNORE COMMAND	-----	-----
17	-----	DESL - IGNORE COMMAND	-----	-----
18	162F8	WR - WRITE (S0#) Bank: 1	-----	-----
19	-----	DESL - IGNORE COMMAND	-----	-----
20	-----	DESL - IGNORE COMMAND	-----	-----
21	-----	DESL - IGNORE COMMAND	-----	-----
22	-----	DESL - IGNORE COMMAND	-----	-----
23	-----	WRITE DATA	00100000	00080000
	-----	WRITE DATA	00400000	00200000
24	-----	WRITE DATA	01000000	00800000
	-----	WRITE DATA	04000000	02000000
25	-----	WRITE DATA	10000000	08000000
	-----	WRITE DATA	40000000	20000000
26	-----	WRITE DATA	00000001	80000000
	-----	WRITE DATA	00000004	00000002




■将物理层的信号与系统级的时序关联起来

- 存储器初始化时序
- SDRAM模式寄存器操作(MSR)
- 读/写数据有效窗口
- 休眠状态的时序
- 普通工作状态的时序



DDR, DDR2和DDR3 SDRAM解决方案



信号路径检定和电路板检验

DSA采样示波器

检验电路板的设计和性能



模拟特性和物理层调试

DPO/DSA实时示波器和软件


信号完整性测试



数字信号和协议层调试

TLA逻辑分析仪, 带有Nexus Technology DDR分析软件

检验和调试命令, 时序, 数据, 等等



SDRAM探测解决方案

简便可靠的物理连接, 实现最小负载

泰克DDR测试解决方案

	通道检定 和电路板 检验	模拟 验证和调试	数字 验证和调试
DDR 266MHz 333MHz 400MHz	✓ DSA8200采样示波器	✓ DSA70000B探测和测量软件	✓ TLA7000, 存储器分析和探测解决方案
DDR2 400MHz 533MHz 667MHz 800MHz 1066MHz	✓ DSA8200采样示波器	✓ DSA70000B探测和测量软件	✓ TLA7000, 存储器分析和探测解决方案
DDR3 800MHz 1066MHz 1333MHz 1600MHz	✓ DSA8200采样示波器	✓ DSA70000B探测和测量软件	✓ TLA7000, 存储器分析和探测解决方案


通道检定和电路板检验

使用TDR和S参数检定电路板/DIMM
网络中的反射和损耗的频域检定

量化了解信号完整性问题的成因

测量：

- ▶ 阻抗测量
- ▶ 插入损耗和回波损耗
- ▶ 串扰



通道检定和电路板检验


DSA8200采样示波器，带有**TDR**模块和**S**参数分析软件

性能

- ▶ >70GHz的采样带宽和最低的抖动本底
- ▶ 改善了阻抗测量精度和分辨率(Z-Line)
- ▶ 1M深存储，保证对高频信号的长时间测试

高效, 简单

- ▶ 使用TDR/TDT或S参数仿真通道对抖动和噪声的影响
- ▶ 自动化测试程序，大大缩短测试时间
- ▶ 在几分钟内，而不是几小时内完成整个分析项目




泰克DDR测试解决方案

	路径检定 和电路板 检验	模拟 验证和调试	数字 验证和调试
DDR 266MHz 333MHz 400MHz	✓ DSA8200采样示波器	✓ DSA70000探测和测量 软件	✓ TLA7000, 存储器支持 和探测解决方案
DDR2 400MHz 533MHz 667MHz 800MHz 1066MHz	✓ DSA8200采样示波器	✓ DSA70000探测和测量 软件	✓ TLA7000, 存储器支持 和探测解决方案
DDR3 800MHz 1066MHz 1333MHz 1600MHz	✓ DSA8200采样示波器	✓ DSA70000探测和测量 软件	✓ TLA7000, 存储器支持 和探测解决方案

DDR信号验证和调试 – 泰克解决方案

信号接入 – 探测

- 要求简便但可靠的物理连接
 - 接入DRAM或存储器上的各个测量点
- 要求最大的信号完整性
 - 为高速信号提供高性能的探测




信号采集

- 自动触发和捕获DDR信号
 - 实时识别和触发DQ, DQS, 实现读/写分离
 - 自动设置电压电平和数据速率
- 以高采样率捕获长时间的信号
 - 直接连接DPOJET, 进行信号分析




信号分析

- ▶ DDRA – 自动设置, 读/写burst检测, JEDEC规范Pass/Fail测量
- ▶ DPOJET – 最大强大的抖动, 眼图和定时分析工具
 - 周期/频率, 占空比, 幅度, 上升/下降时间测量
 - 高级抖动, 眼图测量和Pass/Fail测试
 - 多个显示和绘图选项
 - 报告生成器




信号接入 - 探测

- 计算机系统采用标准化DIMM，可以使用多种探测解决方案进行探测
- 嵌入式设计中的通常直接把DRAM芯片焊接在PCB上。
- 所有DDR2和DDR3芯片都使用FBGA封装
 - 减小寄生效应，使得高速率下依然能保持高性能
 - Jedec 所要求
- BGA封装探测起来非常困难
 - 使用逻辑分析仪或示波器上不能探测DRAM器件的焊球
 - 连接器、PCB板或过孔探测与在DRAM器件直接探测不同
 - 并不是真实的信号点



推介 Nexus DDR3 BGA芯片插座 适用于逻辑分析仪和示波器





BGA芯片插座





固定底座

安装过程



所有插座上的焊球直径必需是0.45，高必需是 0.35

适用于示波器的BGA芯片插座



- 分成socket版本和焊接版本
 - socket设计支持多个芯片互换
 - 焊接设计最适合单芯片
- 推荐探头：P7500系列
 - P7504, P7506, P7508, P7513A
 - 020-3022-00适用于Nexus插座的TriMode焊接tips


适用于示波器的BGA芯片插座 – 信号保真度

- 在芯片插座上嵌入100Ω电阻，为P7500探头提供了完美的信号保真度
 - 高达1600 MT/s
 - 建议使用专为DDR设计的新焊接tips
- 余下的芯片插座的模拟效应通过反嵌滤波算法进一步地消除
 - BGA芯片插座提供了反嵌滤波器库




- 黄色轨迹 = 没有滤波的响应
- 红色轨迹 = 采用滤波

适用于示波器的BGA芯片插座 – 信号保真度



眼图 – 没有滤波



眼图 – 经过滤波

TriMode探测介绍

性能

- 为不断提高的信号速度提供了充足的性能
- 已获专利的TriMode™, 提供了杰出的信号保真度、快速上升时间和低接入负载
- 为插卡式的DIMM夹具提供了滤波模型, 从捕获的信号中去掉探测的影响


连接能力

焊接探头

- 简便地连接探头
- 需要接入DRAM上BGA (电路板球栅阵列)连接附近位置
- 在DDR3 DIMM的末端进行信号探测

插卡式DIMM夹具

- 双排, x8存储器芯片, 72位
- 设计满足JEDEC标准
- 简便地连接示波器 – 无需焊接



P7500 TriMode差分探头,
焊接尖端连接到DDR3-1033 DIMM





DDR3 UDIMM Raw Card E
双排, x8存储器芯片, 72位




TriMode探测

- TriMode使用一条探头与DUT连接，支持：
 - 传统差分测量：V+到V-
 - 在任一输入上进行独立单端测量
 - 相对于接地的V+
 - 相对于接地的V-
 - 直接进行共模测量：相对于接地的 $(V+) + (V-)/2$
- DDR规范要求差分电压测量和单端电压测量。




应用前和应用后



TriMode探测前

- 1只探头用于差分测量
 - 2只探头用于单端测量和共模测量
- 或
- 1只探头焊接和重焊三次
 - 2只探头用于共模测量



TriMode探测后

- 1只探头，通过切换进行差分测量、单端测量和共模测量

新型P7500系列探头尖端

插座式电缆
020-2954-xx
4.1" (104mm)

TriMode微型同轴电缆尖端
020-2955-xx
1.7" (43mm)


高温尖端
020-2958-xx
0.48" (12mm)

阻尼线尖端
020-2959-xx
1.7" (43mm)

信号采集

选项**DDRA**: 基于示波器的**DDR**工具，加速验证高速**DDR**存储器总线接口。

- 新的自动配置向导，引导用户简便地完成设置和测试配置
- 分析整个采集中的所有读/写突发
- 为读和写绘制DQS和DQ眼图
- 使用Pass/Fail 极限执行JEDEC一致性测试
- 使用片选判定多排测量
- 简便地在一致性测试工具和分析/调试工具之间切换
- 使用Pass/Fail信息、统计测量结果和测试设置信息，自动生成合并报告



在一个工具中验证DDR, DDR2, DDR3, LP-DDR和GDDR

信号采集

识别所有读/写突发

- 使用搜索和标记功能，识别采集中的所有读/写 burst
- 标记判定burst，使用DPOJET进行测量




判定读突发的测量



判定写突发的测量

自动测试设置


第一步



选择DDR Generation

选择DDR 速率


第二步



选择测量(读/写/时钟/斜率/命令/地址)

通道和电平选择


第三步



选择DQS, DQ, CLK或Comand/address的示波器输入通道

可选的Chip Select 判定符


第四步



让DDRA自动设置Read/Write Burst Detect Levels, 或在需要时自设定

门限和自动定标


第五步



让DDRA自动设置Measurement Ref Levels (根据JEDEC规范), 或在需要时自设定

让DDRA自动设置scale, 即样本窗口, 或在需要时自设定

涵盖了DDR所有的总线测试



DDR测试项目包括读burst, 写burst, 斜率, 差分时钟, 单端时钟, 单端DQS, 命令线和地址线

自动分离和标记所有读burst或写burst


- 简便识别、标记和测量所有读/写突发
 - 滚动观测整个波形记录中带标记的读/写
 - DDR4在所有读/写上执行测量



信号分析


DDRA和DPOJET

- 不是一种独立式的工具 – 直接连接DPOJET，获得更多测量项目，为进一步地调试分析提供了多种的测量。



DDR2眼图- 显示了DQ眼图和DQS眼图

- DPOJET强大的DDRA测量引擎
- 所有设置都是显性的 – 可以查看并改变设置



“单击”进入DPOJET并返回

失效定位功能

DDR Analysis Options ▾


View: Summary ▾ Overall Test Result: ✘ Fail

Description	Mean	Std Dev	Max	Min	p-p	Population	Pass Fail
SRQdiff-Rise(DQS)se(DQS),...	4.8486V/ns	822.52mV...	7.7503V/ns	2.4805V/ns	5.2697V/ns	15760	
High Limit			10.000V/ns				✔ Pass
Low Limit				5.0000V/ns			✘ Fail
Current Acquisition	4.9120V/ns	864.37mV...	7.3138	2.6004	4.7134	1024	
tDQCK-Diff, DQS,	-64.037ps	26.775ps	47.143ps	-153.00ps	200.14ps	15760	N/A
tDQCK-Diff, DQS	-64.037ps	26.775ps	47.143ps	-153.00ps	200.14ps	15760	✔ Pass
tDQSQ-Diff, DQS, DQ	-12.750ps	44.814ps	105.33ps	-139.99ps	243.32ps	15694	✘ Fail ⚠
tQH, DQS, DQ	954.42ps	45.925ps	1.1075ns	832.27ps	275.23ps	15154	✔ Pass

Navigation: Clear, Recall, Single, Stop, Show Plots, Eye Diagram...



不同rank的读/写Burst的片选判定

- 读和写的CAS时延不同
- 通过CAS latency 查找相关Rank的读写Burst




不仅是DDRA：其它泰克示波器DDR调试工具

- 为解决复杂的存储器信号问题提供了最快速的方式
 - 有效地实时了解复杂的DDR2/DDR3信号
 - 强大的Pinpoint触发(A->B触发) 对DDR2/3进行手动的读写分离



不仅是DDRA：其它泰克示波器DDR调试工具

- FastAcq显示strobe/data的任何不一致性 – 如写数据的偶发毛刺。可以选择只显示数据眼图（不显示strobe信息）
- DPX (FastAcq, 30w wfm/s)和Pinpoint触发功能，使您能够“看到别人看不到的东西”



泰克DDR测试解决方案

路径检定和
电路板检验

模拟
验证和调试

数字
验证和调试

DDR

266MHz
333MHz
400MHz

✓
DSA8200采样示波器

✓
DSA70000B探测和测量软件

✓
TLA7000, 存储器支持和探测解决方案

DDR2

400MHz
533MHz
667MHz
800MHz
1066MHz

✓
DSA8200采样示波器

✓
DSA70000B探测和测量软件

✓
TLA7000, 存储器支持和探测解决方案

DDR3

800MHz
1066MHz
1333MHz
1600MHz

✓
DSA8200采样示波器


✓
DSA70000B探测和测量软件

✓
TLA7000, 存储器支持和探测解决方案

泰克平台验证系统

时间相关功能，全面了解系统特点

- Nexus Technology DDR3 NEXVu
- ⋯ DDR3直接探测
- QPI总线
- PCI Express 2
- 物理层一致性测试



TLA7000系列逻辑分析仪，带有Nexus DDR分析软件

DPO/DSA70000B系列示波器

DDR/2/3检验和调试

存储器协议和数据

- 时序、命令, 地址和数据
 - 存储器初始化
 - 模式寄存器设置
 - 读和写数据/命令
 - 命令序列&时序
 - 数据有效窗口
 - 把读和写数据导出到其它工具中
 - 时域和多域联合调试
 - 示波器波形
 - 其它总线 (QPI, FSB, PCI-Express2, 等等)



TLA7000系列逻辑分析仪, 带有
Nexus DDR分析软件

20 ps高分辨率定时
捕获其它逻辑分析仪不能捕获或看不到的错误

逻辑分析仪探测

DDR/2/3 SDRAMs, DIMMs和SODIMMs


- 直接探测电路板
- DIMM插座
- NEXVu插卡式的DIMMs



直接探测




240针台式DDR3 DIMM
NEXVu



DDR3 DIMM插座

业内最低的探头负载: <math><0.5\text{pF}</math>

- 查看存储器芯片的信号
- 最低的信号完整性影响
- 逻辑分析仪连接位置超出了普通DIMM高度



240针unbuffered DDR3 UDIMM


最佳的IC颗粒数字信号测量方法

探测存储器IC信号，插卡式的DIMM内部带有隔离电阻，降低探头负载效应。

DDR3 240针UDIMM信号偏移


没有ECC

- 飞行结构 (Fly-by) 的命令/地址/控制/时钟总线，带有0n-DIMM匹配电阻
- 系统级信号传输时间 (flight time) 补偿



写数据的DQS偏移分析

逻辑分析仪MagniVu 20 ps (50 GS/s)定时分辨率



使用20ps定时分辨率捕获的1.27ns DQS6到DQS0偏移

在所有逻辑分析仪所有逻辑通道上提供定时分析功能

示波器使用的逻辑分析仪探头

TLA7016和TLA7BB4s




任何泰克示波器



iCapture: 逻辑分析仪数字/模拟集成探头



TLA BNC 电缆



数据采集

- 采集


- 1.4 Gb/s数据, 1.4GHz时钟, 64Mb, 全通道
- 2.8 Gb/s数据, 1.4GHz时钟, 128Mb, 半通道
- 同时进行定时采集和状态采集
 - MagniVu 20ps (50GHz) 定时分辨率 @ 128K记录长度

- 触发

- 16状态IF-THEN-ELSE触发状态机
- 24个字识别器/2个计数器和计时器


- 模块

- 136通道模块
- 合并其它模块
- 使用P68xx和P69xx探头
- 使用TLA7016和TLA7012主机



唯一拥有足够快的速度
能够满足所有DDR3速度需求的
逻辑分析仪模块

TLA7BB4数据有效窗口



菱形眼图: 200 mV, 240 ps (合并后的指标)和714 mV/ns的转换速率
眼图由英特尔公司提供


TLA7000系列和 Nexus DDR方案:

杰出的定时分辨率(MagniVu), 提供了全面分析功能

- SDRAM初始化, 命令, 顺序和定时分析
- 读和写数据分析
- 完整的系统查看能力, 直接把信号传送到示波器, *无需重复探测*

Nexus存储器分析软件

- 协议分析功能, 自动分析DDR2和DDR3, 迅速简便地识别协议违规
- 提供了容易阅读的DDR符号
- 把DDR/2/3 SDRAM命令信号解码成记忆符




泰克 + Nexus = 世界领先的
DDR3测试解决方案

Nexus协议违规软件

DDR3/DDR2协议检查

- 汇总/统计信息
- 总线/TLA存储器利用率
- 在列表窗口和波形窗口中迅速显示问题区域
- 可以量身定制定时参数
- 导出数据



Violation Reporting

Utilization
Summary of Data

数字验证和调试

数据接入 - 探测

- 要求可靠的物理连接及最小负载
 - DIMM插座 (测内存)
 - DIMM插座 (测颗粒)
 - 直接探测电路板
- 要求最大信号完整性

新 DDR
探测解决方案



数据采集

- 唯一足够快、可以捕获所有DDR3速度的逻辑分析仪
- 提供了足够高的定时分辨率, 支持全面调试
- 提供了足够灵活的触发状态机, 只触发相关事件
- 通道数量可以扩充, 且足够高, 可以捕获所有要求的信号
- 可扩充的时间相关系统, 支持跨总线分析

新
DDR3逻辑分析仪模块



数据分析

- 检验和调试存储器系统操作
 - 数据有效窗口
 - 读/写数据操作
 - DDR命令和模式寄存器初始化
- 迅速简便地识别协议违规


新 存储器支持套件



泰克DDR测试解决方案

	路径检定和 电路板检验	模拟 验证和调试	数字 验证和调试
DDR 266MHz 333MHz 400MHz	✓ DSA8200采样示波器	✓ DSA70000探测和测量 软件	✓ TLA7000, 存储器支持 和探测解决方案
DDR2 400MHz 533MHz 667MHz 800MHz 1066MHz	✓ DSA8200采样示波器	✓ DSA70000探测和测量 软件	✓ TLA7000, 存储器支持 和探测解决方案
DDR3 800MHz 1066MHz 1333MHz 1600MHz	✓ DSA8200采样示波器	✓ DSA70000探测和测量 软件	✓ TLA7000, 存储器支持 和探测解决方案

DDR, DDR2和DDR3 SDRAM解决方案



信号路径检定和电路板检验

DSA采样示波器

超过70GHz的采样带宽和最低的抖动本底

使用通道的TDR/TDT或Touchstone® (S参数)描述仿真通道对抖动和噪声的影响

PCB轨迹TDR阻抗测量和S参数检定



模拟和电气调试

DPO/DSA实时示波器和软件

Pinpoint触发DDR读和写

自动检测电压电平和数据速率

根据JEDEC规范自动测量

读或写周期的SDRAM眼图测量



数字验证和调试

TLA逻辑分析仪, 支持Nexus Technology存储器

唯一能够捕获和分析所有DDR3速度的解决方案

在所有通道上一直提供了高达20 ps的定时分辨率

选择性时钟输入, 只存储实用数据

数字/模拟相关, 查看整个系统



SDRAM探测解决方案

有源差分示波器探头

DIMM 插座 (TLA)

DIMMs夹具 (Scope)

BGA芯片插座(LA &Scope)

示波器可以使用直接探测, 或通过逻辑分析仪使用逻辑分析仪探头进行探测

世界领先的DDR3测试解决方案


小结 – 世界上速度最快的DDR测试解决方案

► 完整

- 提供了整体验证和检定，及全方位测量支持
- 在一个工具中提供DDR1/2/3、LP-DDR和GDDR3支持
- 与Nexus合作，提供最完整的协议和探测支持

► 性能

- 基于最高性能的示波器、逻辑分析仪和软件分析工具
- TriMode探测实现了三合一探测功能
- 读/写突发识别功能，识别所有突发
- JEDEC通过/失败极限，自动进行设置



DDRA验证软件

DPO/DSA70000B系列示波器


P7500系列TriMode探头

TLA7BBx DDR逻辑分析仪模块

从模拟验证到数字验证，为所有**DDR**版本提供了完善的测试功能

泰克和 Nexus Technology 存储器资料

- 应用指南
- 产品技术资料
- 产品手册
- 入门手册
- 软件演示



存储器资料

- 泰克
 - www.tektronix.com/memory
- Nexus Technology
 - www.nexustechnology.com
- 存储器实现者论坛
 - www.memforum.org
- JEDEC
 - www.jedec.org



谢谢

泰克DDR解决方案!

