


タイミング・エラーのデバッグ



新しいデザイン、新しい問題

新しいデジタル・デバイスは、高速バス、サブ・システム、およびロジック・ファミリの組込みにより、ますます高性能になっています。しかし、このようなデバイスは、より複雑になり、また信号品質にさらに敏感になっていることにより、トラブルシューティングに多大な時間を要するようにもなりました。スケジュールが厳しい状況では、デバッグに余計な時間をかけることは許されません。このアプリケーション・ノートでは、ロジック・アナライザとオシロスコープの機能をさらに活用して、トラブルシューティングを迅速化する方法を説明します。

はじめに

今日の回路設計では、誤動作を引き起こす要因が数多く存在するため、ますますデバッグが困難になっています。高速バスについて考えてみましょう。高速バスの高速なデジタル・エッジは信号整合性に対して極めて敏感です。これは、デバイスで高速なクロックを使用していない場合でも、問題が発生する可能性があるからです。今日のロジック・ファミリでは、低速なクロック・レートの場合でも、高速なエッジ・レートで使われる可能性があります。

高速なエッジは、クロストークも増加させます。従来の設計では、回路基板トレースは信号に影響を与えない安定した伝送線路と考えることができました。しかし、高速のエッジ・レートでは、相互に影響し合う伝送線路として動作するようになります。高速なエッジでは、大きな過渡電流も発生します。過渡電流はグラウンド・バウンズと電圧降下を誘発する可能性があります。通常、高速エッジにより起因する障害は、信号中の間欠的なグリッチとして発生します。

タイミング・エラーのデバッグ

▶ アプリケーション・ノート

このような問題を解決する前に、問題の影響を確認し、評価して原因を特定する必要があります。

動作が停止する他の要因には、タイミング違反、ドライバ・エラー、およびレース・コンディションがあります。これらはすべて、ステート・マシン・ロジックにおいても同様の障害を発生させる可能性があります。また、これらの要因は、あらゆる回路で発生する可能性があります。これらは、信号取込み時に発生する場合と発生しない場合があるため、解決が極めて困難です。

このアプリケーション・ノートでは、デジタル・デバッグでの高速エッジによる影響と、間欠的に起きる問題を扱う際の、デバッグ効率を上げるための時間節約のヒントを説明します。

ヒント #1：グリッチの確認


グリッチとは？

デバイスが正常に機能しない場合、最初に行うトラブルシューティングはグリッチの確認です。グリッチは極めて狭い幅のパルスで、ロジック信号の変化として捉えられる場合と捉えられない場合があります。ほとんどの問題は、1 つ、あるいはそれ以上の信号においてグリッチとして発生します。システム動作に対するグリッチの影響は予測できません。グリッチは、レース・コンディション、ターミネーション・エラー、ドライバ・エラー、タイミング違反、およびクロストークなど、さまざまなデバイス障害の最初の兆候として現れる場合があります。


問題の特定

多くの場合、グリッチによる問題は間欠的に発生するため、解決するのが極めて困難です。確実な手法は、従来のトップ／ダウン・トラブルシューティングとテスト機器特有の機能を組み合わせることです。まず、デバイス動作に対する広範囲なマクロ的視点から始めて、個別の問題に焦点を当てていきます。

グリッチ捕捉は、このアプローチの良い例です。同時に確認すべき信号が 4 チャンネルまでの場合、グリッチを捕捉する、最も強力な測定器はデジタル・フォスファ・オシロスコープ (DPO) です。DPOは、振幅、時間、および分布 (頻度情報) の 3次元の信号情報をリアルタイム



▶ 図 1. DPO を使用すると、捕捉困難なグリッチや、稀にしか発生しない現象の取込みが容易に行えます。



▶ 図 2. オシロスコープの高度で豊富なトリガ機能が、さまざまな種類の信号の取込みを迅速かつ容易にし、解析効率を高めます。

で表示、保存、および解析し、信号の挙動を詳細に観測することができます。最高400,000波形／秒¹の高速波形取込み能力を備えた DPO は、捕捉困難なグリッチや間欠的に発生する現象を取込むための、最も効率的なツールとして、デジタル・デバッグに最適です。また、DPO は非常に操作が簡単であり、実際の波形特性をリアルタイムに観測できます。また、高度なトリガ機能を使用して特定の問題を詳細に評価することができます。すべての当社オシロスコープは豊富なトリガ機能を備えているので、さまざまな現象に対し、迅速かつ容易にトリガをかけ、波形特性を詳しく解析することができます。

4 チャンネル以上でグリッチ捕捉が必要な場合、マクロ・レベルでは、当社のロジック・アナライザを使用すると、数百チャンネル規模のバスにおいてもグリッチでトリガすることができます。ロジック・アナライザは、すべての信号に対してグリッチの有無をチェックします。バス・タイミング・ダイアグラムの赤色のバーがグリッチの位置を表し、さらに解析を進めることができます。ミクロ・レベルでは、当社オシロスコープでグリッチの形状を正確に表示し、問題の性質が確認できるようになります。TLA5000 シリーズ・ロジック・アナライザの iView™ 機能で、ロジック・アナライザとオシロスコープを組合わせて測定することにより、徐々に問題に焦点を絞っていくことができます。

トップ／ダウン手法を使用することにより、デバッグ・プロセスを通して、グリッチを容易に発見し、トラブルシューティングを行うことができます。次の 4 つの手順では、2 種類のグリッチと考えられる原因を特定します。

ステップ I: バスの検証

動作しているものから焦点を当て、障害を全体的に確認することから始めます。ロジック・アナライザのバス・タイミング波形により、発生するあらゆるグリッチがフラグで示されます。

グリッチなどの間欠的影響を確認する場合は、長いレコード長のロジック・アナライザを使用します。当社のロジック・アナライザでは、最大 256 Mビット／チャンネルのタイミング解析機能があります。ロジック・アナライザに表示されるバス・タイミング波形により、バスの信号ラインを一度にすべて検証できます。いずれかのラインでグリッチが検出された場合、バス波形上に時間的位置がフラグ表示されます。


図 3 では、一番上のトレースはサンプル点を示し、ディープ・タイミング・モードでは、これは最高 2 GHz (500 ps) に及びます。その下の 2 つのトレースは、4 ビット・コントロール・バスおよび 8 ビット・アドレス・バスの波形です。赤のフラグは、両方のバス波形でグリッチが発生し、それぞれの位置でサンプル点間に複数のトランジションが存在することを示しています。

ステップ II: ラインの検証


次に、問題の場所に焦点を当てます。ロジック・アナライザのタイミング波形でバスの個々のラインを表示し、

グリッチ・トリガ

グリッチ・トリガを使用すると、ユーザが定義した時間幅 (TDS5000B シリーズの最小グリッチ幅は 1.0 ns、分解能は 200 ps) よりグリッチ幅が狭いあるいは広い場合に、正、負、またはその両方の極性のグリッチでトリガをかけることができます。このグリッチ・トリガ設定より、稀にしか発生しないグリッチの原因や、グリッチがその他の信号に与える影響を調べることができます。



▶ 図 3. サンプル・ポイント。コントロール・バスおよびアドレス・バス。赤はグリッチ・フラグを表します。




▶ 図 4. 拡大表示された 4 ビット・コントロール・バスおよび 8 ビット・アドレス・バス。個々の信号でグリッチがフラグ表示されています。

グリッチの発生場所がフラグで表示されます。タイミング信号波形を拡大表示します。


図 4 では、コントロール・バスを 4 つの個々の信号に展開し、アドレス・バスを 8 つの個々の信号に展開しています。図 3 のバス波形における赤のグリッチ・フラグは、ここでは信号ラインの Control (3) と Control (0) のグリッチ、および Address (0) の 2 つのグリッチとして示されています。

タイミング・エラーのデバッグ

▶ アプリケーション・ノート



▶ 図 5. グリッチを表示しているControl (3) の MagniVu™ 波形




▶ 図 6. MagniVu 波形を含む Control (0) およびAddress (0)。クロストークにより発生したグリッチを表示しています。

ステップ III：詳細な検証

高分解能タイミング表示により、詳細に障害を検証します。これらの障害と他のイベントや障害との関係を確認します。これに加え、当社ロジック・アナライザには、ロング・メモリ長への対応、高分解能の MagniVu™ 125 ps (8 GHz) タイミング機能あります。MagniVu では、最大 16 Kビット／チャンネル・メモリを高分解能で表示できます。これは、同じプローブを使用し、ロング・メモリのロジック・アナライザと高分解能タイミングのロジック・アナライザの 2 台を 1 台にまとめたものに相当します。

この例では、グリッチにより発生したと思われる 2 種類の問題を示しています。まず、Control (3) 信号に焦点を当て、Control (3) 信号の MagniVu 波形を示します。図 5 では、高分解能の MagniVu 波形により、パルスの開始点でもパルス自体でもなく、パルスの終了点だけに発生するグリッチを明らかにできることを示しています。これは、障害の原因の重要な手がかりになります。ステップ IV では、可能性のある原因を明らかにします。

次に、Control (0) の第2のグリッチに注目します。MagniVu の高分解能タイミング表示により、残りの 2 つのフラグが付いた、Control (0) と Address (0) を検証します。図 6 では、高分解能 125 ps の MagniVu 波形により、両方のラインの極めて狭いグリッチが検出されています。グリッチとパルスが同時に、両方の信号ラインで発生することに注意してください。多くの場合、これは 2 つの信号間のクロストークを示していますが、詳細を検証するためには別の確度からの確認が必要です。ステップ IV では、この点も詳細に明らかにします。




▶ 図 7. iView 機能によりオシロスコープでの波形を表示しているControl (3) 信号

ステップ IV：アナログ波形の検証

オシロスコープとロジック・アナライザを統合する iView™ 機能により、アナログ波形とデジタル・データを比較し、グリッチの実際の見え方を確認します。iView 機能により、ロジック・アナライザはグリッチを取り込む同じタイミングで、オシロスコープをトリガします。iView を利用すると、ロジック・アナライザの画面上に、時間関連の取れたアナログおよびデジタルの両波形を表示できます。

図 7 のControl (3) の信号を見ると、iView による、グリッチのアナログ波形表示であることがわかります。この表示から、何らかの理由によりパルスの立上りと立下りエッジの両方が歪んでいることがわかります。立上りエッジでは、ロジックの変化としてトリガする程にはレベルが下がっていないので、グリッチとして発生していません。一方、立下りエッジは、ロジックのしきい値を通過してしまうほど高くバウンスしているため、ロジックの変化として動作してしまう可能性があります。バス・クロックは特に高速というほどではありませんが、回路が使用している LVPECL ロジック・ファミリは高速なエッジを導入しています。パルス・エッジでのバウンスは、高周波成分を含む高速エッジに影響を与えます。ここでは、回路基板上の配線などのインピーダンス・マッチングが正しくなく、反射が起こっていることが予測されます。



▶ 図 8. iView 測定で示された Control (O) と Address (O) との間のクロストーク

Control (O) と Address (O) における前述のクロストークの仮説をテストすることにより、図 8 は Control (O) 信号のすべての立上り部分に対して、もう一方の Address (O) 信号上に正方向のパルスが存在することがわかります。これにより、Control (O) と Address (O) 間でクロストークが発生していることが確認できます。クロストークは、パッケージ内の隣接するランやピン間で容易に発生する可能性があります。高周波信号および高速クロック・エッジは、低周波信号よりもクロストークの影響を受けやすい性質があります。このことは、低い周波数では常に正常に機能していた設計でも、高い周波数においてはエラーの要因となる可能性があることを意味します。

2 つの例は、極めて狭いバスにおける例ですが、数百の信号を持つバス上でもロジック・アナライザのグリッチ・トリガが可能です。このアナライザは、すべての信号におけるグリッチをチェックします。ロジック・アナライザを使ってグリッチが赤いフラグで示された場合は、グリッチの発生源が特定されるまで問題を追及してください。



ヒント #2：タイムアウト・トリガを使用して、システムを停止、誤動作させている現象を確認

システムを誤動作、停止させる原因不明な障害が起こる場合、システム全体の動作を考慮してデバッグを行う必要があります。システムには、通常、周期的に動作している信号があります。この信号に着目し、ロジック・アナライザの「動作停止状態」でトリガする機能を使用することで、問題を解決できる場合があります。

たとえば、周期的に動作する信号の一例として、データ・ラインのグループ用の「ローカル・クロック」機能を持つストローブが存在するとします。ストローブが機能しないか、あるいは十分な頻度で機能しない場合、そのデバイスは予定通りに機能していません。他の例として、システムに組み込まれた「ウォッチドッグ」または「ハートビート」

タイムアウト・トリガ

タイムアウト・トリガにより、高い、低い、あるいは高/低いいずれかの状態のイベントを、トリガ・パルスが終了するのを待たずに指定された経過時間に基づいてトリガできます。




▶ 図 9. EasyTrigger のタイムアウト・トリガ定義画面

パルスがあります。ハートビートがパルスを生成している限り、そのブロックが機能していることがわかります。ハートビートが停止すると、エラーが重大な状態に至ったことがわかります。

幸いにも、ロジック・アナライザにとって「動作停止状態」でのトリガ設定は簡単であり、またシステムの状態を詳細に表示し解析するのは容易です。


動作停止状態でのトリガは、タイムアウト・トリガと呼ばれています。このトリガ機能では、対象とした信号ラインやバス／グループが信号を出力していない場合や、ロジックが指定された時間間隔で変化しない場合にトリガがかかります。また、その動作を補足するレコード長を設定することもできます。図 9 は、ロジック・アナライザの EasyTrigger メニューのタイムアウト・トリガ設定画面を示しています。このメニューを使うと簡単に設定できます。



▶ 図 A. ピーク・ディテクト・モードにより、低速信号の中の狭いグリッチを検出

オシロスコープを使用して低速信号中のグリッチや信号変動を検出

信号そのものは比較的低速であっても、信号に埋もれるようなグリッチや低振幅な変動の検出は困難な場合があります。デジタル・オシロスコープのノーマル・アキュイジション・モードでは、時間軸 (Time/Div) の設定に応じてサンプル・レートも変動します。このため、ある程度の時間にわたって低速な信号を取込む場合、オシロスコープも低速でサンプリングを行います。この場合、幅の狭いグリッチはサンプル間隔に埋もれ検出されず、表示されないことになります。また、低振幅信号の変動の場合も垂直分解能が足りず信号の中に埋もれてしまうことがあります。これらの現象を観測するには、特別なトリガ・モードではなく、専用のアキュイジション・モードを使用する方法がありま




▶ 図 B. ハイレゾ・モードにより低速信号の中の低振幅変動を表示 (ノイズを除去)

す。当社のオシロスコープは豊富なアキュイジション・モードを備えており、上で説明したような信号の動作を詳細に調べるのに役立ちます。


たとえば、ピーク・ディテクト・モード (図 A) は、その機器の最大サンプル・レートを使用して、幅が1nsに満たない狭いグリッチでも検出し、すべての掃引速度で表示可能です。これにより、低速な信号波形の中にある、高速なグリッチを即座に見つけることができます。また、ハイレゾ・モード (図 B) は、高分解能での取込みが可能です。このアキュイジション・モードは、低周波の信号からランダム・ノイズを除去し、オシロスコープの垂直軸分解能を最大 12 ビットまで向上でき、より詳細な測定を可能にします。

エラーの原因は、ハートビートが実際に停止するかなり前に発生する場合があります。システムは、障害が起こる前のある期間は機能していたと考えます。このような場合、トリガの位置を全メモリ長の最後尾に設定することで、最大256 Mビット長までのトリガ以前の情報を取り込むことができます。このデータを解析して、問題の発生源を探ることができます。


既に設計回路の特定の場所またはチャンネルに問題があることがわかっている場合、ロジック・アナライザと同様の方法で、オシロスコープのタイムアウト・トリガを使用して、指定した期間にわたりハイ、ローまたはその両方の状態が継続するイベントでトリガをかけることができます。当社の TDS5000B シリーズ・デジタル・フォスファ・オシロスコープでは、この期間を1ns から 1s (200 ps 分解能) の範囲内で選択することができます。オシロスコープの場合、信号の特性をさらに詳細解析できます。



▶ 図 10. EasyTrigger のセットアップ／ホールド時間違反トリガ定義画面



▶ 図 11. セットアップ／ホールド時間違反トリガ・パラメータ選択ダイアログ



▶ 図 12. コントロール (0) のセットアップ／ホールド違反のトリガ表示

ヒント #3: セットアップ／ホールド違反の確認

セットアップ／ホールド時間は、最も重要な同期タイミング・パラメータの一つであり、同時にエラーの一般的な原因の一つでもあります。オシロスコープのプロービングを利用して、クロックとデータ・ラインを取り込む従来の手法では、セットアップ／ホールド時間違反すべてを検出するには、とても時間がかかります。TLA シリーズ・ロジック・アナライザでは、一度にすべての信号に対してユーザ定義のセットアップ／ホールド時間に対する違反を、自動検出する機能が用意されています。TLA シリーズのセットアップ／ホールド時間違反トリガ&キャプチャ機能を使用すると、システムのすべての信号違反を同時に検証できます。TLA シリーズは、問題のある信号でのトリガをかけることができ、さらにすべてのセットアップ／ホールド時間違反を識別表示します。

ロジック・アナライザの Setup and Hold Violation (セットアップ／ホールド時間違反) トリガを使用して、セットアップ／ホールド時間違反を直接テストできます。図 10 は、EasyTrigger のセットアップ／ホールド時間違反トリガの、セットアップ・メニューを示しています。ロジック・アナライザの MagniVu 機能が持つ 125 ps 高分解能取込能力が、クロック・エッジ前 16 ns からクロック・エッジ後 8 ns までのセットアップ／ホールド時間ウィンドウの設定を可能にします。

図 11 は、監視の対象となる信号のセットアップ／ホールド時間違反パラメータを指定するダイアログを示しています。TLA シリーズは、システムのすべての信号について、複数のセットアップ／ホールド時間違反を同時に監視します。

図 12 は、ロジック・アナライザが、クロック・エッジ前 1.875 ns のセットアップ時間違反でトリガをかけていることを示しています。問題が特定できましたので、解決に向けての作業を行うことができます。

すべての同期デジタル回路には、セットアップ／ホールド時間の仕様条件があります。セットアップ／ホールド時間の確認は、トラブルシューティング作業の一部として行う必要があります。EasyTrigger メニューを使うと、これらの測定が簡単に設定できます。

すでに設計回路の特定のセクションまたはチャンネルに問題があることが判明している場合、ロジック・アナライザと同様に、オシロスコープのセットアップ／ホールド・トリガを使用して、任意の 2 つの入力チャンネルにおけるクロックおよびデータ間に発生するセットアップ時間とホールド時間両方の違反でトリガをかけることができます。オシロスコープを使用すると、信号の特性をさらに詳細解析できます。

ヒント #4：オシロスコープとジッタ解析ソフトウェアを使用したタイミング問題の解決

ジッタとは？

ヒント #3 で説明したように、ロジック・アナライザまたはオシロスコープを使用して、システムのセットアップ／ホールド時間違反を特定できます。ロジック・アナライザまたはオシロスコープがトリガをかけることにより、システムの Go/No-Go 判定が可能です（トリガがかからなければ、問題を含まないことになる）。次のステップでは、このような違反の発生源をさらに追求します。原因の一つに、ジッタの可能性が考えられます。

定義上、ジッタとはタイミング・エッジの「正しい」位置からのずれのことをいいます。時間軸上で考えると、タイミング・ジッタは、理想的なポジションとの時間差として明白に捉えられます。しかし、ノイズとして考えた場合、ジッタはランダムな成分を含むため、統計的に特性評価する必要があります。

ジッタ量を統計的に測定することができれば、コンポーネントとシステムの測定値を比較することにより、ジッタの範囲を確認することができます。ただし、これだけでは、設計を効率的に検証、デバッグすることはできません。オシロスコープのジッタ解析ソフトウェアを使用して、ジッタを完全に解析することでのみ、ジッタの根本原因を特定することが可能になり、試行錯誤ではなく、系統的にジッタを軽減することができます。


ジッタの解析

例として、メモリ・システム用の「ゼロ遅延」クロック信号源として構成された、フェーズ・ロック・ループ (PLL) オシレータを取上げます。PLL は外部クロック (リファレンス) 信号を受信し、その周波数にロックして、クロック分配ネットワークを経由してクロック信号をメモリに再送出します。この際、分配経路による配線長の違いなどを考慮（遅延を補正）して信号を送出しています。

ただし、このケースでは、メモリが時々誤ったデータが書き込まれています。原因は、クロックのタイミング・エラーによるものと考えられ、これによって誤ったタイミングで（すべてのデータ・ラインの準備が整う前）、データ


セットアップとホールド・トリガ

セットアップ／ホールド・トリガを使用すると、他のトリガ・モードでは見落とされる可能性が非常に高いセットアップ／ホールド時間違反を、確実に捕捉することができます。このトリガ・モードで、セットアップ／ホールドの時間仕様を満たしているかどうかを簡単に確認できます。



がメモリに書き込まれてしまっていると推測できます。システム全体の問題の解決には、このタイミング・エラーの性質、根本原因を把握する必要があります。

ロジック・アナライザでこのデジタル・エラーを観察した場合、PLL オシレータのクロック信号の不安定性に疑いを持つかもしれません。しかし、間欠的なエラーであっても、ある規則性があるかもしれないので、ジッタの成分を正しく測定することによって、問題を特定できるかもしれません。このようなジッタの解析には、リアルタイム・オシロスコープと専用解析ソフトウェアを利用するのが最も効率的な解析方法です。クロック信号をオシロスコープに接続し、高速サンプル・レートで波形データを取込み、ジッタ解析 アプリケーション・ソフトウェア (TDSJIT3) に渡します。(TDSJIT3ジッタ／タイミング解析ソフトウェアは TDS シリーズ・デジタル・オシロスコープに搭載可能な専用アプリケーション・ソフトウェアです。)




▶ 図 13. この TDSJIT3 測定画面には、測定された複数の一連のジッタ測定値が含まれています。ここでは、7.5 ns サイクル内ではほぼ 1 ns のエラーを持つ PLL 信号が表示されています。

TDSJIT3 ソフトウェアのサイクル・トゥー・サイクル測定およびサイクル・トレンド機能を使用すると、PLL のクロック周波数変動が、ほとんどの期間で許容範囲内であるものの、時々急激に変動していることが確認できます。エラーの大きさは 7.5 ns サイクル内で約 1 ns です。

TDSJIT3 ソフトウェアでは、さらに PLL 動作に影響を与えている発生源を特定することができます。FFT 機能でジッタ成分を解析すると、120 kHz に予期しないエネルギー・ピークが存在することがわかります。今回の例では、この周波数がシステムのスイッチング電源周波数であることが判明しました。この問題が特定できれば、フィルタをかけて PLL の電源接続から不要な周波数を除くことは容易です。

ヒント #5：オーバフローおよびアンダフロー・エラーの確認

正しい動作が行われるために、一部のデバイス・イベントは N 回、N 回未満、または N 回以上発生する必要があります。イベントが正しい回数発生しているかどうか、どのようにすればわかるのでしょうか。また、必要な回数発生していない理由を、どのようにして確認できるのでしょうか。ロジック・アナライザには、さらにカウンタを使用したトリガ機能があります。




▶ 図 14. EasyTrigger のスタック・オーバフローおよびアンダフロー・トリガ定義画面

別の例として、FIFO メモリを上げることができます。システムが読み取り以上の速度でデータを速く書き込む場合、メモリはオーバランしています。システムが空のレジスタからデータを取込もうとしてロック・アップする場合は、アンダランになります。


オーバランおよびアンダラン・エラーのトリガを設定するのは、とても簡単です。EasyTrigger のメニューには、あらかじめ定義されているトリガの一つとして「Trigger on stack overflow or underview」トリガが用意されています。

たとえば、マイクロプロセッサの割り込み動作を考えてみましょう。割り込みとは、プロセッサを通常の割り当てから外して、プロセッサ周辺からの何らかの処理を扱うための要求です。割り込みのリストは、プロセッサによる処理を待機しているメモリでスタックされます。割り込みがプロセッサの処理能力を超えて入力されると、これらの割り込み要求はスタックを「オーバラン」して失われます。これにより、プロセッサは不明なステータスで終了するか、通常想定されている機能を発揮しなくなります。


図 14 は、オーバフローおよびアンダフロー・トリガの設定画面です。ここでは、ロジック・アナライザで追跡するイベントの種類を指定できます。トリガは、カウンタを使用して、スタックを増加または減少させているイベント数を追跡します。ここでも、十分に長いレコード長が重要です。エラーを引き起こした条件は、症状が目に見えるほど前に存在していた可能性があります。




▶ 図 15. ラント・パルス・トリガ



▶ 図 17. パルス幅トリガ



▶ 図 16. トランジション・トリガ



▶ 図 18. ロジック・トリガ

ヒント #6: 高度なトリガ機能を使用したトラブルシューティング効率の向上

このアプリケーション・ノートの冒頭で、グリッチの捕捉、タイムアウト条件によるトリガ、およびセットアップ/ホールド時間違反の監視に役立つ、オシロスコープのさまざまなトリガ・モードについて説明しました。その他のトリガ・モードは、特に次のようなタイミング・エラーを取込み、デバッグするのに役立ちます。

ラント・パルス・トリガ

ラント・トリガを使用すると、しきい値を 2 レベル設定でき、両方ではなく一方のしきい値だけを通過するパルスの取込みと確認ができます。さらに、そのパルス幅（時間）でクオリファイすることも可能です。ラント・パルス・トリガに似た別のトリガ・モードに、ウィンドウ・トリガがあります。ウィンドウ・トリガでは、ユーザが指定する 2 つのしきい値によって定義されたウィンドウに入る、またはウィンドウを出るイベントでトリガできます。イベントは、時間または論理状態でクオリファイできます。

パルス幅トリガ

パルス幅トリガを使用すると、指定した時間範囲内または範囲外の正または負のパルスを検出してトリガをかけることができます。TDS5000B シリーズでは、指定可能な時間範囲は 200 ps の分解能で 1 ns から 1 s です。

トランジション・トリガ

トランジション・トリガを使用すると、指定したものより高速または低速なパルス・エッジ・レートでトリガをかけることができます。スロープは正、負または両方を指定できます。

ロジック・トリガ

ロジック・トリガを使用すると、利用可能な入力チャンネルの任意のロジック・パターンでトリガできるため、特にロジック回路の検証に役立ちます。

すぐれたツール

ロジック・アナライザとオシロスコープは、デジタル・トラブルシューティングに使用されてきたツールですが、これら測定器にはどのような能力があるのか、すべての設計者が理解しているわけではありません。ロジック・アナライザは、リアルタイムにシステム動作を検証して回路障害でトリガをかけ、関連イベントを取り込むことで、デバッグを迅速化します。

オシロスコープは、実際のアナログ波形を観測することで、シグナル・インテグリティの問題が、どのようにロジック回路に影響を与えているかを明らかにします。より高性能化が進むロジック・アナライザは、最大 256 M ビット／チャンネルのレコード長、125 ps 高分解能の MagniVu タイミング解析、あらゆる障害に対応するよう設計されたトリガ機能、および TDS5104B 型などの当社オシロスコープと統合する機能など、先進のソリューションを提供します。TDS5000B シリーズ・デジタル・フォスファ・オシロスコープ (DPO) では、最高 1 GHz の周波数帯域と 5 GS/s のリアルタイム・サンプル・レート、最大 16 M ポイントのレコード長、および一連の高度なトリガ機能が用意されるため、捕捉が厳しい信号でも

容易に取込んで、評価することができます。DPO は、毎秒 100,000 波形を超える取込みレートにより、信号の動作を詳細に観察することができます。また、TDS5000B シリーズは、MyScope コントロール・ウィンドウと、マウス右クリック・メニューの採用により、業界初のカスタマイズ可能なオシロスコープ・ユーザ・インタフェースを備えた、最も操作が簡単なオシロスコープです。

さらに、次の方法で特定のジッタおよびタイミング解析を行うことができます。

▶ TDSJIT3 ジッタ／タイミング解析ソフトウェアでは、ビット誤り率の推定、ランダム・ジッタとターミニスティック・ジッタ分離 (Rj/Dj) を含めたリアルタイムのジッタ測定を行うことができます。

TLA5000 シリーズおよび TLA700 シリーズの iView™ 機能によるデジタル・アナログ表示を使用すると、時間相関の取れたデジタル／アナログ信号をロジック・アナライザのディスプレイで確認できます。

当社だけが提供しているこの機能により、ユーザはデジタル、アナログの両面から評価を行うことができ、障害を迅速に発見することができます。

まとめ

オシロスコープとロジック・アナライザを使用すると、より迅速かつ直接的にタイミング・エラーを検出することができます。オシロスコープの高度なトリガ機能を使用すると、すばやく視覚的なスナップショットとして捉えることができます。ロジック・アナライザのロジック解析トリガ機能を使用すると、数百チャンネルの中からエラーを捕捉し、障害を詳細に調べて評価できます。オシロスコープまたはロジック・アナライザのいずれかを

使用すると、試作段階での機能の全容から、特定の障害にフォーカスした詳細な表示まで作業が進められます。また、時間的に同期したクロス・トリガ機能で両方を同時に使用することにより、ロジック・アナライザのデジタル表示とオシロスコープのアナログ表示を組み合わせることができます。オシロスコープとロジック・アナライザを組み合わせることにより、障害の原因をより簡単に評価することができます。

TDS5000B シリーズ



TDS5000B シリーズは、容易にカスタマイズできる画期的なユーザ・インタフェースを備えています。MyScope® コントロール・ウィンドウは、業務に必要なコントロールと機能だけを集約した、独自のコントロール・ウィンドウを提供します。必要な機能を1つのコントロール・ウィンドウに収め、作業に最適な独自のユーザ・インタフェースで、オシロスコープを簡単に操作できます。必要な機能をメニューから探したり、中断した作業の再開のたびにオシロスコープの操作で悩む必要はありません。

TLA5000 シリーズ




TLA5000 シリーズ・ロジック・アナライザは、高速なタイミング解析とステート解析、ロング・メモリ、高度なトリガ機能を備えており、すべてのデジタル設計エンジニアにご利用いただけます。TLA5000 シリーズは、シングル・バスのステートおよびタイミング解析に最適です。直感的な Windows ベースのユーザ・インタフェース、セットアップ・ウィザード、および OpenChoice による拡張性と解析機能により、設計環境での使用とネットワーク化が容易になります。

iView



iView 機能を使用すると、ロジック・アナライザとオシロスコープのデータをシームレスに統合し、自動的に時間相関を取ることができ、アナログ波形をオシロスコープからロジック・アナライザ・ディスプレイへ転送できます。時間相関の取れたアナログ信号とデジタル信号を並べて表示し、捕捉しづらいグリッチなどの問題の原因を瞬時に特定することができます。

OpenChoice®



OpenChoice® は、当社の数多くのオシロスコープおよびロジック・アナライザに搭載されている、ソフトウェア・ライブラリ、ユーティリティ、サンプル・プログラム、業界標準プロトコルの総称です。60 MHz から 70 GHz 超の周波数帯域において、GPIO, Ethernet, RS-232 といった物理インタフェースを使用し、ネットワークや共有メモリを通じてオシロスコープやロジック・アナライザとの通信を可能にします。

テクトロニクス以下の連絡先までご連絡ください。

ASEAN / オーストラレーシア/ パキスタン (65) 6356 3900

イタリア +39 (02) 25086 1

インド (91) 80-22275577

英国およびアイルランド +44 (0) 1344 392400

オーストリア +41 52 675 3777

オランダ 090 02 021797

カナダ 1 (800) 661-5625

韓国 82 (2) 528-5299

スイス +41 52 675 3777

スウェーデン 020 08 80371

スペイン +34 (901) 988 054

台湾 886 (2) 2722-9622

中央東ヨーロッパ、ウクライナ、およびバルト諸国

+41 52 675 3777

中央ヨーロッパおよびギリシャ +41 52 675 3777

中国 86 (10) 6235 1230

中東、アジア、および北アフリカ +41 52 675 3777

デンマーク 80 88 1401

ドイツ +49 (221) 94 77 400

日本 81 (3) 6714-3010

ノルウェー 800 16098

バルカン、イスラエル、南アフリカ、およびその他の

東ヨーロッパ諸国 +41 52 675 3777

香港 (852) 2585-6688

フィンランド +41 52 675 3777

ブラジルおよび南米 55 (11) 3741-8360

フランスおよび北アフリカ +33 (0) 1 69 81 81

米国 1 (800) 426-2200

米国 (輸出版売) 1 (503) 627-1916

ベルギー 07 81 60166

ポーランド +41 52 675 3777

バルトガル 80 08 12370

南アフリカ +27 11 254 8360

メキシコ、中米およびカリブ諸国 52 (55) 56666-333

ルクセンブルグ +44(0) 1344 392400

ロシア、CIS およびバルト諸国 7 095 775 1064

その他の地域からのお問い合わせ: Tektronix, Inc.

1 (503) 627-7111

2004 年 11 月 3 日更新

詳細情報

Tektronix は、総合的に継続してアプリケーション・ノート、テクニカル・ブリーフおよびその他のリソースのコレクションを保守整備し、技術者が最先端で仕事ができるように手助けをします。 www.tektronix.com または www.tektronix.co.jp を参照してください。



Copyright © 2004, Tektronix, Inc. All rights reserved. Tektronix 製品は、米国およびその他の国の特許(出願を含む)により保護されています。本文書は過去に公開されたすべての文書に優先します。仕様および価格は予告なしに変更することがあります。TEKTRONIX および TEK は Tektronix, Inc. の登録商標です。参照されているその他のすべての商品名は、該当する各会社が保有するサービス・マーク、商標、または登録商標です。

12/04 DM/WOW

55Z-18497-0

Tektronix
Enabling Innovation